下载此beplayapp体育下载

Verilog流水灯实验学习报告计划.docx


beplayapp体育下载分类:高等教育 | 页数:约4页 举报非法beplayapp体育下载有奖
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该beplayapp体育下载所得收入归上传者、原创者。
  • 3.下载的beplayapp体育下载,不会出现我们的网址水印。
beplayapp体育下载列表 beplayapp体育下载介绍
该【Verilog流水灯实验学习报告计划 】是由【雨林书屋】上传分享,beplayapp体育下载一共【4】页,该beplayapp体育下载可以免费在线阅读,需要了解更多关于【Verilog流水灯实验学习报告计划 】的内容,可以使用beplayapp体育下载的站内搜索功能,选择自己适合的beplayapp体育下载,以下文字是截取该文章内的部分文字,如需要获得完整电子版,请下载此beplayapp体育下载到您的设备,方便您编辑和打印。精选beplayapp体育下载
精选beplayapp体育下载
1
精选beplayapp体育下载
页眉内容
流水灯实验报告
实验二流水灯
一、实验目的
学会编写一个简单的流水灯程序并掌握分频的方法。熟****Modelsim仿真软件的使用。
二、实验要求
用Quartus编写流水灯程序,在Modelsim软件中进行仿真。
三、实验仪器和设施
1、硬件:计算机
2、软件:Quartus、Modelsim、(UE)
四、实验内容
1、将时钟周期进行分频。
2、编写Verilog程序实现LED等挨次亮灭,用Modelsim进行仿真,绘制波形图。
五、实验设计
(一)分频原理
已知时钟周期f为50MHz,周期T为1/f,即20ns。若想获取四分频计数器,即周期为80ns的时
钟,需要把时钟进行分频。即每四个时钟周期归并为一个周期。原理图如图1所示。
图1四分频原理图
(二)流水灯设计思路
1、实现4盏LED灯挨次隔1s亮灭,即周期为1s;
2、计算出频次f为1/T=1Hz;
3、设置计数器cnt,当检测到clk上升沿时开始计数,当cnt计数到24_999_999时,clk_4跳变
为1,LED灯亮起,当cnt计数49_999_999时,clk_4置0,LED灯熄灭。
4、给LED赋初值4’b0001,第一盏灯亮。
5、利用位拼接,实现循环。
(三)设计框图
图2设计基本框图
(四)位拼接的用法
若输入a=4'b1010,b=3'b101,c=4'b0101,想要使输出d=5'b10001
精心整理
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
页眉内容
用位拼接,符号“{}”:d<={b[2:1],c[1],a[2:1]}
即把b的低1~2位10,c的低1位0,a的低1~2位01拼接起来,获取10001。
流水灯
4'b0001
4'b0010
4'b0100
4'b1000
相当于把低三位左移,并最高位放在最低位。
用位拼接可写为:
led<={led[2:0],led[3]};
低三位最高位
六、实验方法和步骤
(一)时钟分频
1、编写分频程序。
2、编写测试程序。
3、进行仿真,波形如图3所示。
图3分频仿真结果
(二)流水灯
1
、编写分频程序。
3
、编写测试程序。
3
、进行仿真,为了节俭时间和方便观察波形,将计数器值分别改为
24、49跳转。波形如图
4所示。
图4流水灯仿真结果
七、
实验参照程序
(一)时钟分频
1、程序言件
modulediv_clk(
//模块名与文件名一致。定义端口列表,
input
wire
clk,
//输入线型
input
wire
rst_n,
output
reg
clk_4
//输出定义为寄存器型
);
reg[3:0]cnt;
//中括号定义位宽,定义中间变量cnt
always@(posedgeclk)
if(rst_n==0)
cnt
<=
0;
//复位为0,计数器也为0
elseif(cnt==3)
//当计数器=3时清零(可用elseif)
cnt
<=
0;
else
cnt
<=
cnt+1;
//计数器自加1
always@(posedgeclk)
if(rst_n==0)
clk_4
<=
0;
//
elseif(cnt==1)
clk_4
<=
1;
//当计数器为1时,时钟跳变成1
精心整理
精选beplayapp体育下载
精选beplayapp体育下载
3
精选beplayapp体育下载
页眉内容
elseif(cnt==3)
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
clk_4

<=

0;

//当计数器为

3时,时钟跳变成

0
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
endmodule
2、测试文件
`timescale1ns/1ns
moduletb_div_clk();
regclk;
regrst_n;
wireclk_4;
initial
begin
clk=0;
rst_n=0;
#100
rst_n=1;
end
always#5clk=~clk;
div_clkdiv_clk_inst(
.clk(clk),
.rst_n(rst_n),
.clk_4(clk_4)
);
endmodule
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
(二)流水灯
1、程序言件
moduleLSD(
inputwireclk,
inputwirerst_n,
outputreg[3:0]led
);
reg[25:0]cnt;
regclk_4;
always@(posedgeclk)
if(rst_n==0)
cnt<=0;
elseif(cnt==49_999_999)
cnt<=0;

//模块名与文件名一致。定义端口列表,
//输入线型
//中括号定义位宽,定义中间变量cnt
//复位为0,计数器也为0
//当计数器=49999999时清零(可用elseif)
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
else
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
cnt<=cnt+1;
always@(posedgeclkornegedgeclk)
if(rst_n==0)
clk_4<=0;
elseif(cnt==24_999_999)
clk_4<=1;
elseif(cnt==49_999_999)

//计数器自加1
//异步复位
//
//当计数器为时,时钟跳变成

1
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
精心整理
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载
页眉内容
clk_4<=0;//当计数器为时,时钟跳变成0
else
clk_4=clk_4;
always@(posedgeclk_4ornegedgeclk_4)
if(rst_n==0)
led<=4'b0001;
else
led<={led[2:0],led[3]};//位拼接
endmodule
2、测试文件
`timescale1ns/1ns
moduleLSD();
regclk;
regrst_n;
regcnt;
wireled;
initial
begin
clk=0;
rst_n=0;
#100
rst_n=1;
end
always#5clk=~clk;
LSDLSD_inst(
.clk(clk),
.rst_n(rst_n),
.led(led)
);
endmodule
八、实验小结
1、做实验要养成优秀的****惯,每次做实验时,都要成立一个新的文件夹寄存实验所需的程序言件,为仿真时增加文件做准备,也方便今后的查找和使用。
2、写程序前要想清楚电路实现原理,依据所学数电知识对各个元器件进行控制。
3、写程序时注意排版雅观整齐,同时注意增加说明。
4、注意程序中模块名要和文件名一致,不然程序报错,没法编译经过。
5、仿真时,能够选择不一样的进制。在想要改正的地方右键,选择【Radix】,此中【Binary】为二进制。如图5所示。
图5改正良制
6、在流水灯仿真时,LED灯的波形一开始是错误的,由于程序中只检测了上升沿always@(posedgeclk),
加上降落沿检测always@(posedgeclkornegedgeclk),即可解决问题,成功绘制波形图。
精选beplayapp体育下载
精选beplayapp体育下载
11
精选beplayapp体育下载
精心整理
精选beplayapp体育下载
精选beplayapp体育下载
4
精选beplayapp体育下载

Verilog流水灯实验学习报告计划 来自beplayapp体育下载www.apt-nc.com转载请标明出处.

非法内容举报中心
beplayapp体育下载信息
  • 页数4
  • 收藏数0 收藏
  • 顶次数0
  • 上传人雨林书屋
  • 文件大小30 KB
  • 时间2022-12-03