Verilog流水灯实验学习报告计划.docx

Verilog流水灯实验学习报告计划.docx精品beplayapp体育下载
精品beplayapp体育下载
1
精品beplayapp体育下载
页眉内容
流水灯实验报告
实验二流水灯
一、 实验目的
学会编写一个简单的流水灯程序并掌握分频的方法。熟悉 Modelsim仿真软件的使用。
二、 实验要求
用Quartus编写流水灯程序，在 Modelsim软件中进行仿真。
三、 实验仪器和设备
1、硬件：计算机
2、软件：Quartus、Modelsim、（UE）
四、 实验内容
1、将时钟周期进行分频。
2、编写Verilog程序实现LED等依次亮灭，用 Modelsim进行仿真，绘制波形图。
五、 实验设计
（一）分频原理
已知时钟周期f为50MHz，周期T为1/f，即20ns。若想得到四分频计数器，即周期为 80ns的时
钟，需要把时钟进行分频。即每四个时钟周期合并为一个周期。原理图如图 1所示。
图1四分频原理图
（二）流水灯设计思路
1、实现4盏LED灯依次隔1s亮灭，即周期为1s；
2、计算出频率f为1/T=1Hz；
3、设置计数器cnt，当检测到clk上升沿时开始计数，当 cnt计数到24_999_999时，clk_4跳变
为1，LED灯亮起，当cnt计数49_999_999时，clk_4置0，LED灯熄灭。
4、给LED赋初值4’b0001，第一盏灯亮。
5、利用位拼接，实现循环。
（三）设计框图
图2设计基本框图
（四）位拼接的用法
若输入a=4'b1010，b=3'b101，c=4'b0101，想要使输出 d=5'b10001
精心整理
精品beplayapp体育下载
精品beplayapp体育下载
4
精品beplayapp体育下载
页眉内容
用位拼接，符号“ {}”：d<={b[2:1],c[1],a[2:1]}
即把b的低1~2位10，c的低1位0，a的低1~2位01拼接起来，得到 10001。
流水灯
4'b0001
4'b0010
4'b0100
4'b1000
相当于把低三位左移，并最高位放在最低位。
用位拼接可写为：
led<={led[2:0],led[3]};
低三位最高位
六、 实验方法和步骤
（一）时钟分频
1、编写分频程序。
2、编写测试程序。
3、进行仿真，波形如图 3所示。
图3分频仿真结果
（二）流水灯
1
、编写分频程序。
3
、编写测试程序。
3
、进行仿真，为了节约时间和方便观察波形，将计数器值分别改为
24、49跳转。波形如图
4所示。
图4流水灯仿真结果
七、
实验参考程序
（一）时钟分频
1、程序文件
modulediv_clk(
//模块名与文件名一致。定义端口列表，
input
wire
clk,
//输入线型
input
wire
rst_n,
output
reg
clk_4
//输出定义为寄存器型
);
reg[3:0]cnt;
//中括号定义位宽，定义中间变量cnt
always@(posedgeclk)
if(rst_n==0)
cnt
<=
0;
//复位为0，计数器也为0
elseif(cnt==3)
//当计数器=3时清零（可用elseif）
c