下载此beplayapp体育下载

verilog模块的结构、数据类型、变量和基本运算符.ppt


beplayapp体育下载分类:IT计算机 | 页数:约44页 举报非法beplayapp体育下载有奖
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该beplayapp体育下载所得收入归上传者、原创者。
  • 3.下载的beplayapp体育下载,不会出现我们的网址水印。
beplayapp体育下载列表 beplayapp体育下载介绍
第三章模块的结构、数据类型、(端口信息);输入/输出说明内部信号声明逻辑功能描述endmoduleVerilog模块由两部分组成:端口信息和内部功能。abcdemoduleblock1(a,b,c,d,e); inputa,b,c;outputd,e;assignd=a|(b&~c);assigne=(b&~c);:-端口信息:moduleblock1(a,b,c,d);-输入/输出说明:inputa,b,c;outputd;-内部信号:wirex;-功能定义:assignd=a|x;assignx=(b&~c);endmoduleVerilogHDL模块的结构请在下面的空格中填入适当的符号使其成为右图的Verilog模块:moduleblock1(a,b,—,—,—);input—,—,—;——d,—;assignd=a|(b&~c);assigne=(b&~c);_______编写VerilogHDL模块的练****abcde请在下面的空格中填入适当的符号使其成为右图的Verilog模块:moduleblock1(a,b,c,d,e);inputa,b,c;outputd,e;assignd=a|(b&~c);assigne=(b&~c);endmodule编写VerilogHDL模块的练****abcdemoduleblock(a,b,c);outputc;inputa,b;……; endmodulemoduleblock3(a,b,c);output[2:0]c;input[2:0]a,b;……;blockb0(.b(b[0]),.a(a[0]),.c(c[0]));blockb1(a[1],b[1],c[1]);endmodule模块的端口定义与调用端口实现模块互连,要保证连接正确。本模块信号另一模块信号在Verilog模块中有三种方法可以生成逻辑电路:-用assign语句(连续赋值语句):assigncs=(a0&~a1&~a2);-用元件的实例调用:and2and_inst(q,a,b);-用always块(过程块):always@(posedgeclkorposedgeclr)beginif(clr)q<=0;elseif(en)q<=d;endVerilogHDL模块中的逻辑表示abcde如在模块中逻辑功能由下面三个语句块组成:assigncs=(a0&~a1&~a2);//-----1and2and_inst(qout,a,b);//-----2always@(posedgeclkorposedgeclr)//-----3 beginif(clr)q<=0;elseif(en)q<=d; end三条语句是并行的,它们产生独立的逻辑电路;而在always块中:begin与end之间是顺序执行的。并行和顺序逻辑关系的表示Verilog模块中的信号只有两种主要的信号类型:-寄存器类型:reg在always块中被赋值的信号,往往代表触发器,但不一定是触发器。-连线类型:wire用assign关键词指定的组合逻辑的信号或连线Verilog模块中的信号要点需要注意的是:-寄存器(reg)类型不一定是触发器。-它只是在always块中赋值的信号。

verilog模块的结构、数据类型、变量和基本运算符 来自beplayapp体育下载www.apt-nc.com转载请标明出处.

非法内容举报中心
beplayapp体育下载信息
  • 页数44
  • 收藏数0 收藏
  • 顶次数0
  • 上传人erterye
  • 文件大小245 KB
  • 时间2020-08-12