QC-LDPC码设计与分层译码器FPGA实现.pdf

Nanjing University of Aeronautics and AstronauticsThe Graduate SchoolCollege of Electronic and Information EngineeringDesignand Implementation of QC-LDPCLayered Decoder onFPGAA Thesis inInformation municationEngineeringbyJiang TaoAdvised byProf. Yang Feng FanSubmitted in Partial Fulfillmentof the Requirementsfor the Degree ofMaster of EngineeringDecember, 2011承诺书本人郑重声明:所呈交的学位论文,是本人在导师指导下,独立进行研究工作所取得的成果。尽我所知,除文中已经注明引用的内容外,本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体,均已在文中以明确方式标明。本人授权南京航空航天大学可以有权保留送交论文的复印件,允许论文被查阅和借阅,可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或其他复制手段保存论文。(保密的学位论文在解密后适用本承诺书)作者签名:日期:南京航空航天大学硕士学位论文i摘要LDPC码自上世纪90年代被重新认识以来,由于其接近香农极限的纠错能力,适合快速译码的优点得到人们的广泛关注,成为信道编码领域新的研究热点,并成为下一代移动通信的宠儿。如今,LDPC码已经广泛应用于DVB-S2、CMMB以及Wi-Fi等通信系统。伴随着LDPC码研究的发展,LDPC码的硬件实现也得到了快速发展。早期采用的串行结构和全并行结构都有其明显的缺点。随着QC-LDPC码的提出,充分利用QC-LDPC准循环特性的部分并行结构也随之提出。利用准循环特性,部分并行结构在译码速度和硬件资源消耗之间进行了很好的平衡,使之更适于硬件的实现和推广。随着研究的进一步发展,LDPC码的译码算法也基于原来的TPMP类算法提出了TDMP算法,同时提出了适合TDMP算法的分层译码结构。分层译码结构加快了译码算法的收敛速度,同时减小了算法的复杂程度,既提高了译码速度,又降低了硬件资源消耗。但分层译码结构要求LDPC码的每一个分层的列权重不大于1,而CMMB等部分标准的LDPC码不满足这一要求。如何使得分层译码结构更广泛的应用于各种LDPC码结构并硬件实现是本文的研究重点。本文首先介绍了LDPC码的基本原理,并为QC-LDPC码的快速编码器硬件实现,提出了一种随机构成QC-LDPC校检矩阵的方法。然后对LDPC码的几种软判决译码方法的译码性能和复杂性进行了分析和软件仿真。选择归一化最小和算法为本文硬件实现的译码算法。??,运算数据采用6比特量化。再后对几种译码结构进行了分析,在分层译码结构的基础上进行了改进,将分层译码结构推广到不可分层LDPC码。并应用这种结构设计了针对3/4码率,8192码长(3,6)规则不可分层QC-LDPC码译码器的硬件结构。最后利用Verilog硬件语言实现硬件编程。用Quartus Ⅱ软件,选用Altera公司StrtixⅣ系列的EP4SGX180HF35C2器件实现了译码器的布局布线、综合优化。用ModelSim软件进行了时序仿真。译码器在100MHz的工作频率下,最大译码迭代次数为10时,,满足多种标准的数据传输要求。关键词:QC-LDPC码,分层译码器,不可分层码,FPGAQC-LDCP码设计和分层译码器的FPGA实现iiABSTRACTSince be rediscovered in 1990s, because of great error correction capablilty which approaching Shannon limit and advantage of low plexity and high decoding throughput, LDPC codes have attracted people’s attention e new focuse on field of channel coding. Now LDPC codes have being widely used in many munication systems such as DVB-S2, CMMB and Wi- the development of rese