2021年天津理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案).pdf

该【2021年天津理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】是由【青山代下】上传分享，beplayapp体育下载一共【19】页，该beplayapp体育下载可以免费在线阅读，需要了解更多关于【2021年天津理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】的内容，可以使用beplayapp体育下载的站内搜索功能，选择自己适合的beplayapp体育下载，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此beplayapp体育下载到您的设备，方便您编辑和打印。:..2021年天津理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)一、选择题1、假定编译器将赋值语句“x=x+3;”转换为指令“addxaddr,3”,其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式,并配有相应的TLB,且Cache使用直写(WriteTrough)方式,则完成该指令功能需要访问主存的次数至少是()。、某计算机主存按字节编址,由4个64M×8位的DRAM芯片采用交叉编址方式构成,并与宽度为32位的存储器总线相连,主存每次最多读写32位数据。若double型变量x的主存地址为80400lAH,则读取x需要的存储周期数是()。、关于浮点数在IEEE754标准中的规定,下列说法中错误的是()。Ⅱ.如果需要,也允许使用非格式化的浮点数Ⅲ.对任何形式的浮点数都要求使用隐藏位技术IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示,尾数用原码表示4、假设编译器规定int和shot类型长度分别为32位和16位,若有下列C语言语句:unsignedshortx=65530;unsignedinty=x;得到y的机器数为()。、在原码两位乘中,符号位单独处理,参加操作的数是()。:..、某总线共有88根信号线,其中数据总线为32根,地址总线为20根,控制总线36根,总线工作频率为66MHz、则总线宽度为(),传输速率为()//s7、在异步通信方式中,一个总线传输周期的过程是()。,,、在计算机系统中,表明系统运行状态的部件是()。、已知计算机A的时钟频率为800MHz,假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B,希望该程序在B上的运行时间能缩短为8s,使用新技术后可使B的时钟频率大幅度提高,。那么,机器B的时钟频率至少应为()能运到所希望的要求。、某计算机主存地址空间大小为256MB,按字节编址。虚拟地址空间大小为4GB,采用页式存储管理,页面大小为4KB,TLB(快表)采用全相联映射,有4:..个页表项,内容见下图对虚拟地址03FFF180H进行虚实地址变换的结果是()。、在取指操作结束后,程序计数器中存放的是()。、假设变址寄存器R的内容为1000H,指令中的形式地址为2000H:地址1000H中的内容为2000H,地址2000H中的内容为3000H,地址3000H中的内容为4000H,则变址寻址方式下访问到的操作数是()。、下列对RISC的描述中,正确的有()。Ⅱ.大部分指令在一个机器周期完成Ⅲ.通用寄存器的数量多Ⅳ.、ⅣB.Ⅱ、Ⅲ、Ⅱ、Ⅲ、Ⅱ、Ⅲ、Ⅳ14、DMA方式的接口电路中有程序中断部件,其作用是()。:..、流水线中有3类数据相关冲突:写后读相关、读后写相关、写后写相关。那么下列3组指令中存在读后写相关的是()。,SUBR,R,R;(R)-(R)→R1123231I,ADDR,R,R;(R)+(R)→,STAM,R;(R)→M,M为主存单元122I,ADDR,R,R;(R)+(R)→,MULR,R,R;(R)×(R)→R1321233I,SUBR,R,R;(R)-(R)→、填空题16、主存储器的性能指标主要是存储容量、存取时间、_______和_______17、主存储器容量通常以KB表示,其中K=______;硬盘容量通常以GB表示,其中G=______18、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_______类指令,这类指令在指令格式中所表示的地址不是_______的地址,而是_______的地址。19、流水CPU中的主要问题是_________相关,_________相关和_________相关;为此需要采用相应的技术对策,才能保证流水畅通而不断流。20、形成指令寻址的方式,称为指令寻址方式,有顺序寻址和_______寻址两种,使用_______来跟踪。21、指令字长度有______、______、______三种形式。:..22、奔腾CPU中L2级cache的内容是_______的子集,而_______内容又是L2级cache的子集。23、流水CPU中的主要问题是________相关、________相关和________相关,为此需要采用相应的技术对策,才能保证流水畅通而不断流。24、存储________并按________顺序执行,这是冯诺依曼型计算机的工作原理。25、存储器的技术指标有存储容量、存取时间、________和________、三、名词解释题26、机器零:27、异步控制方式:28、伪指令::..29、复合传输:四、简答题30、DRAM存储器采用何种方式刷新?有哪几种常用的刷新方式?31、什么是DMA方式?DMA的主要优点及适用场合?:..32、什么是闪速存储器?它有哪些特点?33、在寄存器一寄存器型,寄存器一存储器型和存储器一存储器型三类指令中,哪类指令的执行时间最长?哪类指令的执行时间最短?为什么?五、计算题34、已知计算机的字长为32位,、半字、字、双字寻址,寻址范围各是多少?:..35、设有一个1MB容量的存储器,字长为32位,问:1)若按字节编址,地址寄存器、数据寄存器各为几位?编址范围为多大?2)若按半字编址,地址寄存器、数据寄存器各为几位?编址范围为多大?3)若按字编址,地址寄存器、数据寄存器各为儿位?编址范围为多大?36、假设指令字长为16位,操作数的地址码为6位,指令有零地址、一地址和二地址3种格式。1)设操作码固定,若零地址指令有M种,一地址指令有N种,则二地址指令最多有多少种?2)采用扩展操作码技术,二地址指令最多有多少种?3)采用扩展操作码技术,若二地址指令有P条,零地址指令有Q条,则一地址指令最多有几种?:..六、综合题37、下图为由8片2114芯片构成的4K×8位的存储器,与8位的一个微处理器相连,2114芯片为lK×4位的静态RAM芯片。试问:1)每一组芯片组的地址范围和地址线数目。2)4KB的RAM寻址范围是多少?3)存储器有没有地址重叠?:..4个中断源A、B、C、>B>C>D,现要求将中断处理顺序改为D>A>C>B。1)写出每个中断源对应的屏蔽字。:..4个中断源的请求时刻,画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。39、某机器采用一地址格式的指令系统,允许直接和间接寻址(机器按字寻址)。机器配有如下硬件:ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra,均为16位。1)若采用单字长指令,共能完成105种操作,则指令可直接寻址的范围是多少?一次间接寻址的范围又是多少?2)若采用双字长指令,操作码位数及寻址方式不变,则指令可直接寻址的范围又是多少?画出其指令格式并说明各字段的含义。3)若存储字长不变,可采用什么方法访问容量为8MB的主存?需增设哪些硬件?:..:..一、选择题、B2、C3、C4、B5、B6、A7、B8、C9、D10、A11、C12、D13、B14、C15、B二、填空题16、存储周期存储器带宽17、210230:..操作数下一条指令19、资源数据控制20、跳跃程序计数器21、单字长半字长双字长22、主存L1级cache23、资源数据控制24、程序地址25、存储周期存储器带宽三、名词解释题26、机器零:在浮点数据编码中,阶码和尾数都全为0时代表的0值。27、异步控制方式:异步控制不存在基准时标信号,微操作的时序是由专用的应答线路控制的,即控制器发出某一个微操作控制信号后,等待执行部件完成该操作时所发回的“回答”或“终了”信号,再开始下一个微操作。28、伪指令:汇编语言程序所提供的装入内存中的位置信息,、复合传输:又称总线复用的传输方式,它使不同的信号在同一条信号线上传输,不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。(它与并串传输的区别在于分时地传输同一数据源的不同信息。)四、简答题:..DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷,并保持原单元的内容,所以读出过程就是再生过程。常用的刷新方式由三种:集中式、分散式、异步式31、答:DMA直接访问存储器,一种高速输入输出的方法,能直接访问内存,可以减少cpu的IO的负担;适合大批量得数据传输;32、答:闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看,它属于ROM型存储器,但是它又可随机改写信息;从功能上看,它又相当于RAM,所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点:(1)固有的非易失性,(2)廉价的高密度,(3)可直接执行,(4)、答:寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中,后者操作数在存储器中,而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。五、计算题34、解:首先1MB=8Mhit(为了在后面的计算中单位统一)按字节寻址时,寻址范围为:8Mbit/8bit=lMB。按半字寻址时,寻址范围为:8Mbit/16bit=512KB。按字寻址时,寻址范围为:8Mbit/32bit=256KB。按双字寻址时,寻址范围为:8Mbit/64bit=128KB。35、解析:字长为32位,若按半字编址,则每个存储单元存放16位;若按字编址,则每个存储单元存放32位。1)若按字节编址,1MB=220×8bit,地址寄存器为20位,数据寄存器为8位,编址范围为00000H~FFFFFH。2)若按半字编址,1MB=20×8bit=219×16bit,地址寄存器为19位,数据寄存器为16位,编址范围为00000H~7FFFFH。3)若按字编址,1MB=20×8bit=218×32bit,地址寄存器为18位,数据寄存器为32位,编址范围为00000H~3FFFFH。:..归纳总结:主存容量确定后,编址单位越大,对应的存储单元数量就越少。因此,随着编址单位的变大,地址寄存器的位数减少,数据寄存器的位数增加。其实这个可以这么来理解,医院需要放置1000个床位,每个房间放的床位多了,需要的房间自然就少了。36、解析:1)由于操作数的地址码为6位,因此二地址指令中操作码的位数为16-6-6=4位,即操作码只占4位。又由于操作码固定,因此零地址指令、一地址指令、二地址指令的总和不能超过16。现已知零地址指令有M种,一地址指令有N种,所有二地址指令最多有16-M-N种。2)在1)中算得二地址指令的操作码为4位,即最多有20=16条指令。但是绝对不能取16。如果取了16,就不能扩展成一地址指令和零地址指令了。因此,二地址指令最多只能有15条。3)由于操作码位数可变,且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位,因此二地址指令每减少一条,就可以多出26条一地址指令;一地址指令每减少一条,就可以多出26条零地址指令。根据以上分析,假设一地址指令有X条,则一地址指令最多有(24-P)×26条,零地址指令就应该最多有[(24-P)×26-R]×26条。根据题中给出的零地址指令有Q条,则可以得出一个公式,如下:Q=[(24-P)×26-R]×26可解得:R=(24-P)×26-Q×2-6六、综合题37、解析:先由两片2114芯片构成lK×8位的芯片组,再由4个芯片组构成4K×8位的存储器。从图3-48可以看出,地址线A13~A10在图中没有出现,说明采用部分译码方式。1)芯片组的容量为1024B,需要10根地址线(A~A),故地址范围为910000H~3FFH。:..2)根据图3-48所示的连线,各芯片组的片选端由地址线Ais、A1s进行译码。芯片组内地址线为A~A,A~A空闲,即为任意态。假设A~A为全0,9**********KBRAM的寻址范围分别是:第0组为0000H~03FFH,第1组为4000H~43FFH,第2组为8000H~83FFH,第3组为C000H~C3FFH,可见这4KB存储器的地址空间是不连续的。演示第2组的计算过程,其他类似。第2组的片选信号应该是10(A、A),接下来A~A为全0,剩下的全151413101,即1000001l11111111,十六进制为83FFH。3)由于A~A没有参与译码(部分译码),因此存储器存在地址重叠现象。131038、解析:1)在中断处理顺序改为D>A>C>B后,每个中断源新的屏蔽字如图所示。2)根据新的处理顺序,CPU执行程序的轨迹如图所示。:..39、解析:1)首先,由于MDR为16位,因此可以得出存储字长为16位。又由于采用了单字长指令,因此指令字长为16位。根据题知道需要实现105种操作,所以操作码需要7位。从题意可以看出,需要实现直接寻址、间接寻址、变址寻址、基址寻址这4种寻址方式,故取两位寻址特征位,最后得指令格式为其中,操作码占7位,可完成105种操作;寻址方式I占2位,可实现4种寻址方式;形式地址A占7位,故直接寻址的范围为2'=128。由于存储字长为16位,因此一次间接寻址的寻址范围为216=64K。2)双字长指令格式如下:形式地址A和B共同构成新的形式地址,故形式地址占23位,所以可直接寻址的范围为223=8M。:..3)容量为8MB,即8M×8位的存储器。由于现在的存储字长(或者因为MDR为16位)为16位,因此可以将8MB写成4M×l6位。从上面问题可以知道,双字长指令可以访问8MB的容量,肯定可以满足要求,是一种不错的办法。还有一种方法就是将变址寄存器R和基址寄存器R取22位,那么就可以采用变址寻址和基址寻xb址来访问到4M的存储空间。