2021年西京学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案).pdf

该【2021年西京学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案) 】是由【青山代下】上传分享，beplayapp体育下载一共【18】页，该beplayapp体育下载可以免费在线阅读，需要了解更多关于【2021年西京学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案) 】的内容，可以使用beplayapp体育下载的站内搜索功能，选择自己适合的beplayapp体育下载，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此beplayapp体育下载到您的设备，方便您编辑和打印。:..2021年西京学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)一、选择题1、有如下C语言程序段:for(k=0;k<1000;k++)a[k]=a[k]+32;若数组a及变量k均为int型,int型数据占4B,数据Cache采用直接映射方式、数据区大小为1KB,块大小位16B,该程序段执行前Cache为空,则该程序段执行过程中访问数组a的Cache缺失率约为()。%%%%2、存储器采用部分译码法片选时,()。、假定变量i、f、d的数据类型分别为int、float、double(int用补码表示,float和double用IEEE754标准中的单精度和双精度浮点数据格式表示),已知i=785,f-,d=,若在32位机器中执行下列关系表达式,则结果为真的是()。==(int)(float)iⅡ.f==(float)(int)fIⅡ.f==(float)(double)fⅣ.(d+f)-d=、Ⅱ:..、ⅢⅡ、ⅢⅢ、Ⅳ4、下列说法正确的是()。,,,,0都有两种编码方式5、在补码加减交替除法中,参加操作的数和商符分别是()。“异或”“异或”形成6、下列关于总线设计的叙述中,错误的是()。、某同步总线采用数据线和地址线复用方式,其中地址/数据线有32根,总线时钟频率为66MHz,每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据),该总线的最大数据传输率(总线带宽)是()。:..//s8、冯·诺依曼型计算机的设计思想主要有()。Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.,ⅢB.Ⅱ,ⅢⅡ,IⅣ,IⅡ9、计算机硬件能够直接执行的是()。Ⅱ.汇编语言程序Ⅲ.、Ⅱ、Ⅲ、Ⅱ、Ⅲ10、微程序控制器中,机器指令与微指令的关系是()。、,采用4级指令流水线,每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令,在其执行过程中,没有发生任何流水,线阻塞,此时流水线的吞吐率为()。.97x109条指令/.03x109条指令/秒12、下列关于一地址指令的说法正确的是()。:..,其中一个是隐含的,完成功能(A)OP(ACC),则两个操作数相同,完成功能(A)OP(A),也可能只有一个操作数13、假设某指令的一个操作数采用变址寻址方式,变址寄存器中的值为007CH,地址007CH中的内容为0124H,指令中给出的形式地址为B000H,地址B000H中的内容为C000H,则该操作数的有效地址为()。、计算机的外部设备指().输入/、某机有4级中断,优先级从高到低为1→2→3→4。若将优先级顺序修改,修改后1级中断的屏蔽字为1011,,4级中断的屏蔽字为0001,则修改后的优先顺序从高到低为()。→2→1→→3→4→→1→3→→3→1→4二、填空题16、CPU能直接访问_______和_______,但不能直接访问磁盘和光盘。17、指令寻址的基本方式有两种,______方式和______方式。:..18、直接内存访问(DM)方式中,DM控制器从CPU完全接管对_______的控制,数据交换不经过CPU,而直接在内存和_______之间进行。19、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。20、多个用户共享主存时,系统应提供_______。通常采用的方法是_______保护和_______保护,并用硬件来实现。21、指令字长度有______、______、______三种形式。22、堆栈是一种特殊的_______寻址方式,它采用_______原理。按构造不同,分为寄存器堆栈和_______堆栈。23、流水CPU中的主要问题是________相关、________相关和________相关,为此需要采用相应的技术对策,才能保证流水畅通而不断流。24、对存储器的要求是________、________、________为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。25、目前的CPU包括________、________和cache、三、名词解释题26、补码:27、字段直接编码::..28、操作数寻址方式:29、独立请求方式:四、简答题30、什么是中断允许触发器?他有何作用?:..31、基本的DMA控制器的主要部件有哪些?32、什么是存储保护?通常采用什么方法?33、对于二地址指令而言,操作数的物理地址可安排在什么地方?举例说明。:..五、计算题34、某计算机采用5级指令流水线,如果每级执行时间是2ns,求理想情况下该流水线的加速比和吞吐率。35、设浮点数字长为16位,其中阶码5位(含一位阶符),尾数11位(含一位数符),将十进制数+13/128写成:二进制定点数和浮点数,并分别写出它在定点机和浮点机中的机器数形式。36、假设指令字长为16位,操作数的地址码为6位,指令有零地址、一地址和二地址3种格式。1)设操作码固定,若零地址指令有M种,一地址指令有N种,则二地址指令最多有多少种?:..2)采用扩展操作码技术,二地址指令最多有多少种?3)采用扩展操作码技术,若二地址指令有P条,零地址指令有Q条,则一地址指令最多有几种?六、综合题37、下图为由8片2114芯片构成的4K×8位的存储器,与8位的一个微处理器相连,2114芯片为lK×4位的静态RAM芯片。试问:1)每一组芯片组的地址范围和地址线数目。2)4KB的RAM寻址范围是多少?3)存储器有没有地址重叠?:..IF)、指令译码/读寄存器(ID)、执行/有效地址计算(EX)、存储器访问(MEM)、结果写回寄存器(WB)5个过程段。现有下列指令序列进入该流水线。①ADDR1,R2,R;:..,R1,R5;③ANDR6,R1,R7;④ORR8,R1,R9;⑤XORR10,R1,R11;请回答以下问题:1)如果处理器不对指令之间的数据相关进行特殊处理,而允许这些指令进入流水线,试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据?2)假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式,以解决数据相关的问题,那么处理器执行该指令序列需占用多少个时钟周期?39、在表中的第2列、第3列填写简要文字对CISC和RISC的主要特征进行对比。CISC和RISC的主要特征比较CISCRISC较内容l)指令系统2)指令数目3)指令格式4)寻址方式:..6)可访存指令7)各种指令使用须率8)各种指令执行时间9)优化编译实现10)寄存器个数11)控制器实现方式12)软件系统开发时间:..一、选择题、C2、C3、B4、B5、B6、A7、C8、D9、A10、B11、C12、D13、C14、C15、C二、填空题16、cache主存17、字向位向:..I/O设备(或输入输出设备)19、带宽处理器20、存储保护存储区域访问方式21、单字长半字长双字长22、数据先进后出存储器23、资源数据控制24、容量大速度快成本低25、控制器运算器三、名词解释题26、补码:带符号数据表示方法之一,正数的补码与原码相同,负数的补码是将二进制位按位取反后在最低位上加1。27、字段直接编码:字段直接编码就是将微指令的操作控制字段分成若干段,将一组互斥的微命令放在一个字段内,通过对这个字段译码,便可对应每一个微命令,这种方式因靠字段直接译码发出微命令,故又有显式编码之称。28、操作数寻址方式:、独立请求方式:集中式总线裁决方式之一,每一个设备都有一个独立的总线请求信号线送到总线控制器,控制器也给各设备分别发送一个总线响应信号。四、简答题:..CPU中断系统中的一个部件,他起着开关中断的作用(即中断总开关,则中断屏蔽触发器可视为中断的分开关)。31、答:逻辑结构包括时序和控制逻辑;内部计数器、寄存器组、程序命令控制逻辑;优先级编码逻辑;地址、数据缓冲器组等部分。32、答:当多个用户共享主存时,为使系统能正常工作,应防止由于一个用户程序出错而破坏其它用户的程序和系统软件,还要防止一个用户程序不合法的访问不是分给它的主存区域。为此,系统提供存储保护。通常采用的方法是:、答:对于二地址指令而言,操作数的物理地址可安排在寄存器内、指令中或内存单元内等。五、计算题34、:流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比,理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线,所以理想情况下加速比等于5。现在每完成一条指令的时间是2ns,则最大吞吐率等于1/2ns=5108。35、解析:假设x=+13/128其二进制形式可以表示为:x=。定点数表示:x=。浮点数规格化表示:x=×2-11。定点机中:[x]=[x]=[x]=。原补反浮点机中:[x]=1,0011;。原[x]=1,1101;。补[x]=1,1100;。反36、解析::..1)由于操作数的地址码为6位,因此二地址指令中操作码的位数为16-6-6=4位,即操作码只占4位。又由于操作码固定,因此零地址指令、一地址指令、二地址指令的总和不能超过16。现已知零地址指令有M种,一地址指令有N种,所有二地址指令最多有16-M-N种。2)在1)中算得二地址指令的操作码为4位,即最多有20=16条指令。但是绝对不能取16。如果取了16,就不能扩展成一地址指令和零地址指令了。因此,二地址指令最多只能有15条。3)由于操作码位数可变,且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位,因此二地址指令每减少一条,就可以多出26条一地址指令;一地址指令每减少一条,就可以多出26条零地址指令。根据以上分析,假设一地址指令有X条,则一地址指令最多有(24-P)×26条,零地址指令就应该最多有[(24-P)×26-R]×26条。根据题中给出的零地址指令有Q条,则可以得出一个公式,如下:Q=[(24-P)×26-R]×26可解得:R=(24-P)×26-Q×2-6六、综合题37、解析:先由两片2114芯片构成lK×8位的芯片组,再由4个芯片组构成4K×8位的存储器。从图3-48可以看出,地址线A13~A10在图中没有出现,说明采用部分译码方式。1)芯片组的容量为1024B,需要10根地址线(A~A),故地址范围为910000H~3FFH。2)根据图3-48所示的连线,各芯片组的片选端由地址线Ais、A1s进行译码。芯片组内地址线为A~A,A~A空闲,即为任意态。假设A~A为全0,9**********KBRAM的寻址范围分别是:第0组为0000H~03FFH,第1组为4000H~43FFH,第2组为8000H~83FFH,第3组为C000H~C3FFH,可见这4KB存储器的地址空间是不连续的。演示第2组的计算过程,其他类似。:..第2组的片选信号应该是10(A、A),接下来A~A为全0,剩下的全151413101,即1000001l11111111,十六进制为83FFH。3)由于A~A没有参与译码(部分译码),因此存储器存在地址重叠现象。131038、解析:1)由题中指令序列可见,ADD指令后的所有指令都用到ADD指令的计算结果。表列出了未采用特殊处理的流水线示意,表中ADD指令在WB段才将计算结果写入寄存器R,中,但SUB指令在其ID段就要从寄存器R1中读取该计算结果。同样AND指令、OR指令也将受到这种相关关系的影响。ADD指令只有到第5个时钟周期末尾才能结束对寄存器R的写操作,使XOR指令可以正常操作,因为它在第6个时钟周期才读寄存器R1的内容。2)表是对上述指令进行延迟处理的流水线示意。由表可见,从第一条指令进入流水线到最后一条指令流出流水线,共需12个时钟周期。39、解析::..填写后的表如下所示。