计组实验3刘文斌.doc

该【计组实验3刘文斌 】是由【雨林书屋】上传分享，beplayapp体育下载一共【15】页，该beplayapp体育下载可以免费在线阅读，需要了解更多关于【计组实验3刘文斌 】的内容，可以使用beplayapp体育下载的站内搜索功能，选择自己适合的beplayapp体育下载，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此beplayapp体育下载到您的设备，方便您编辑和打印。计组实验3-刘文斌武汉轻工大学计算机构成原理实验报告(三)姓名:刘文斌院系:数学与计算机学院班级:软件工程1303班学号:1305110050老师:【实验环境】、DE2-115计算机构成原理教课实验系一致台。【实验目的】。,加1计数和重装计数器初值的实现方法;。【实验原理】程序计数器(PC)是用于寄存下一条指令所在单元的地点的地方。为了保证程序(在操作系统中理解为进度)能够连续地履行下去,CPU一定拥有某些手段来确立下一条指令的地点。而程序计数器正是起到这类作用,所以往常又称为指令计数器。在程序开始履行前,一定将它的开端地点,即程序的一条指令所在的内存单元地点送入PC,所以程序计数器(PC)的内容即是从内存提取的第一条指令的地点。当履行指令时,CPU将自动改正PC的内容,即每履行一条指令PC增添一个量,这个量等于指令所含的字节数,以便使其保持的老是将要履行的下一条指令的地点。因为大部分指令都是按次序来履行的,所以改正的过程往常不过简单的对PC加1。当程序转移时,转移指令履行的最后结果就是要改变PC的值,下一条从内存拿出的指令将由转移指令来规定,而不像往常相同按次序来获得所以程序计数器的构造应当是拥有寄存信息和计数两种功能的构造。转移指令履行后的PC值就是转去的地点,以此实现转移,有些机器中也称PC为指令指针IP(InstructionPointer)。地点寄存器(AR)用来保留目前CPU所接见的内存单元的地点。因为在内存和CPU之间存在着操作速度上的差异,所以一定使用地点寄存器来保持地点信息,直到内存的读/写操作达成为止当CPU和内存进行信息互换,即CPU向内存存/取数据时,或许CPU从内存中读出指令时,都要使用地点寄存器和数据缓冲寄存器。相同,假如我们把外头设施的设施地点作为像内存的地点单元那样来对待,那么,当CPU和外头设施互换信息时,我们相同使用地点寄存器和数据缓冲寄存器。地点寄存器的构造和数据缓冲寄存器、指令寄存器相同,往常使用纯真的寄存器构造。信息的存入一般采纳电位-脉冲方式,即电位输入端对应数据信息位,脉冲输入端对应控制信号,在控制信号作用下,刹时地将信息存入寄存器。本实验采纳总线多路开关系接方式地点单元主要由三部分构成:程序计数器PC、地点寄存器AR和多路开关BUSMUX。,CPU正是依据PC的内容去存取指令的。因程序中指令是次序履行的,所以PC有自增功能。程序计数器供给下一条程序指令的地点,如电路图所示,在T4时钟脉冲的作用下拥有自动加1的功能;在LDPC信号(高电平1)的作用下能够预置lpm_counter计数器的初值(如子程序调用或中止相应等)。当LDPC为高电平常,lpm_counter计数器装入data[]端输入的数据。aclr是lpm_counter计数器的清0端(使q[7..0]输出为0),高电平有效(高电平清零);aclr为低电平常,同意lpm_counter计数器正常计数。地点寄存器AR锁存接见内存SRAM的地点。地点寄存器AR中的地点来自两个渠道,一是程序计数器PC的输出,往常是下一条指令的地点;二是来自于内部数据总线的数据,往常是被接见操作数的地点。为了实现对两路输入数据的切换,在FPGA的内部经过总线多路开关BUSMUX进行选择。LDAR与多路选择器的sel相连,当LDAR为高电平,选择程序计数器的输出(lpm_counter输出);当LDAR为低电平常,选择内部数据总线的数据。多路选择器BUSMUX,当多路选择器选择datab[]输出到端为“0”时,多路选择器选择result[]。sel端为“1”时,result[];当seldataa[]输出到数据输出时需要用到带消除端8D型触发器74273(74273功能表见附录2)。clrn为低电平常,使74273输出为0。对于lpm_counter元件介绍:lpm_counter是LPM元件库的可调参数计数器元件,其最大计数位宽为32bit,最小计数时钟周期达8ns(125MHz,使用EPM7032LC44-6实现);实现加、减或可逆计数;同步或异步清零/置数功能可选;经过参数设置,实现随意进制、输出位宽不超出32bit的加、减或可逆同步/异步计数器。2)lpm_counte引脚及功能描绘1pm_counter元件的引脚端中,只有时钟端是必选的,需要外界供给计数信号;其余引脚端都为可选,当这些引脚端未选中时,其值为缺省值,引脚在计数器图形符号中不显示。各引脚端功能描绘以下:data[]:数据输入端(总线),输入信号位宽由LPM_WIDTH决定,用于对lpm_counter计数器进行异步或同步置数的输入值。clock:lpm_counter时钟端,上涨沿有效,触发lpm_counter计数器计数。aclr:异步清零端,缺省值为“0”,高电平清零lpm_counter计数器输出。假如同时输入异步清零和异步输入设置信号,则异步清零信号有效,障蔽异步输入设置信号。aload:异步置数端,缺省值为“0”,严禁置数。当aload为高电平1时,将输入data[]值置入lpm_counter计数器,作为计数初始值。q[]:lpm_counter计数值输出端,输出位宽由“LPM_WIDTH”决定。clk_en:时钟信号输入同意端;缺省值为“1”(同意)。cnt_en:计数同意端,缺省值为“1”(允许)。在同步置数、同步输入设置或同步清零时为“0”(严禁)。updown:计数方向控制端,缺省值为“l”(加计数)。若选择“LPM_DIRECTION”参数,则该引脚端严禁使用。cin:低位进位端,若省略,其缺省值为“0”。aset:异步输入设置端,缺省值为“0”(禁止)。当aset端输入“1”时,q[]输出全“1”或为“LPM_AVALUE”指定值。sclr:同步清零端,缺省值为“O”(严禁)。假如同时输入同步清零和同步输入设置信号,则同步清零信号有效,障蔽同步输入设置信号。sset:同步输入设置端,缺省值为“0”(禁止)。当sset端输入“1”时,q[]输出全“l”或为“LPM_SVALUE”指定值。sload:同步置数端,缺省值为“O”(禁止)。若采纳“同步置数”端,一定连结“dat[]”端。该sload端可置入计数初始值。eq[15..0]:输出端,计数器模值一定小于16。当计数值为c时,则输出端eq[c]为1(高电平)。比如:当计数值c=0时,则输出端eq[0]=l;当计数值c=1时,则输出端eq[1]=1;。cout:进位端。